

(11) Publication number:

07302497 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number.

06094278

(51) Intl. Cl.; G11C 11/419 G11C 11/409

(22) Application date:

06.05.94

(30) Priority:

(43) Date of application publication: 14.11.95

(84) Designated contracting states:

(71) Applicant

MITSUBISHI ELECTRIC CORP

(72) Inventor.

TAKAHASHI JUN WADA TOMOHISA

(74) Representative:


(54) SENSE AMPLIFIER CIRCUIT OF SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PURPOSE: To form a sense amplifier circuit of a semiconductor storage device which can remove offset and prevent lowering of read-out time from the memory cell.

CONSTITUTION: Before reading-out data, switches SW1, SW2 are opened to detach a differential circuit 6 from the output line and switches SW3 to SW6 are closed to accumulate the offset voltage appearing in the output of the differential circuit 6 in capacitors C1, C2. At the time of reading-out data, switches SW3 to SW6 are opened and SW1, SW2 are closed to offset the offset voltage accumulated in the capacitors C1, C2 from the input signal and to thereby cancel the offset voltage.

COPYRIGHT: (C)1995,JPO



(19)日本国特許广(JP) (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-302497

(43)公開日 平成7年(1995)11月14日

(51) Int.Cl.⁶

識別記号

庁内整理番号

 \mathbf{F} I

技術表示箇所

G11C 11/419 11/409

G11C 11/34

3 1 1

353 E

審査請求 未請求 請求項の数9 OL (全 14 頁)

(21)出願番号

特願平6-94278

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(22)出願日

平成6年(1994)5月6日

(72) 発明者 髙橋 潤

兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社ユー・エル・エス・アイ開発研究

所内

(72) 発明者 和田 知久

兵庫県伊丹市瑞原4丁目1番地 三菱電機

株式会社ユー・エル・エス・アイ開発研究

所内


(74)代理人 弁理士 深見 久郎 (外3名)

半導体記憶装置のセンスアンプ回路 (54) 【発明の名称】

(57)【要約】

【目的】 オフセットを取除いてメモリセルからの読出 し時間の低下を防止し得る半導体記憶装置のセンスアン プ回路を提供する。

【構成】 データの読出し前にスイッチSW1, SW2 を開いて差動回路6をデータ出力線から切離し、スイッ チSW3~SW6を閉じて差動回路6の出力に現れるオ フセット電圧をコンデンサC1, C2に蓄積し、データ の読出時にスイッチSW3~SW6を開き、SW1, S W2を閉じてコンデンサC1, C2に蓄積されたオフセ ット電圧を入力信号から相殺することによってオフセッ ト電圧をキャンセルする。



【特許請求の範囲】

【請求項1】 メモリセルからビット線対に読出された 電位差を増幅するための差動回路を含み、前記差動回路 の出力に現れるオフセット電圧をキャンセルする半導体 記憶装置のセンスアンプ回路であって、

前記差動回路の出力に現れるオフセット電圧を蓄積する ためのコンデンサ、および前記メモリセルからの信号の 読出し前に前記差動回路の入力を切離して前記オフセット電圧を前記コンデンサに蓄積し、読出し後に前記差動 回路の入力を接続して前記メモリセルからの入力電圧と 前記コンデンサに蓄積された電圧とを相殺するように切 換制御する切換制御手段を備えた、半導体記憶装置のセンスアンプ回路。

【請求項2】 前記切換制御手段は、

前記差動回路の入力に前記メモリセルからの信号が与え られないように切離す第1の切換素子と、

前記コンデンサに前記オフセット電圧が与えられるよう に切換えられる第2の切換素子と、

前記メモリセルからの信号読出し前に、前記第1の切換素子を非導通にして前記差動回路の入力を切離し、かつ前記第2の切換素子を導通させて前記コンデンサに前記オフセット電圧を蓄積し、信号読出し後に前記第1の切換素子を導通させかつ前記第2の切換素子を非導通にして、前記メモリセルからの入力電圧と前記コンデンサに蓄積された電圧を相殺するように制御する制御手段を含む、請求項1の半導体記憶装置のセンスアンプ回路。

【請求項3】 前記コンデンサは、前記差動回路の入力端に直列接続され、

前記第1の切換素子は、前記コンデンサと前記ビット線 対側との間に接続され、

前記第2の切換素子は、

前記第1の切換素子と前記コンデンサとの接続点と基準 電位との間に接続される第3の切換素子と、

前記差動回路の入力端と出力端との間に接続される第4 の切換素子を含む、請求項2の半導体記憶装置のセンス アンプ回路。

【請求項4】 前記コンデンサは、その一端が前記差動 回路の出力端に直列接続され、

前記第1の切換素子は、前記差動回路の入力端と前記ビット線対側との間に接続され、

前記第2の切換素子は、

前記差動回路の入力端と基準電位との間に接続される第 5の切換素子と、

前記コンデンサの他端と前記基準電位との間に接続される第6の切換素子とを含む、請求項2の半導体記憶装置のセンスアンプ回路。

【請求項5】 前記差動回路と前記コンデンサと前記切 換制御手段は少なくとも2組設けられ、さらに前記少な くとも2組の差動回路の出力を切換えるための出力切換 手段を含み、 前記切換制御手段は、前記少なくとも2つのコンデンサのいずれか一方にオフセット電圧を蓄積しているときに、他方の差動回路から信号が出力されるように前記出力切換手段を制御する、請求項1~4のいずれかに記載の半導体記憶装置のセンスアンプ回路。

【請求項6】 前記切換制御手段は、前記コンデンサに前記オフセット電圧を蓄積した後、アドレス信号が変化しかつ前記ビット線対が選択されたことに応じて、前記差動回路に前記メモリセルからの信号を与えるように制御する、請求項1ないし5の半導体記憶装置のセンスアンプ回路。

【請求項7】 メモリセルからビット線対に読出された電位差を転送するための電流転送回路を含み、前記電流転送回路の出力に現れるオフセット電流をキャンセルするようにした半導体記憶装置のセンスアンプ回路であって、

前記電流転送回路の出力端に接続されるダイナミックカ レントミラー回路、

前記ダイナミックカレントミラー回路に接続されるコン 20 デンサ、および前記メモリセルからの信号読出し前に前 記オフセット電流に相当する電圧を前記コンデンサに蓄 積し、読出し後に前記コンデンサの充電電圧を放電させ て、前記ダイナミックカレントミラー回路に電流を流 し、前記電流転送回路の出力に現れるオフセット電流を 相殺させる制御手段を備えた、半導体記憶装置のセンス アンプ回路。

【請求項8】 前記カレントミラー回路は、

前記電流転送回路の出力端に接続されるカレントミラー 回路と、

30 その第1の電極と第2の電極とが前記カレントミラー回路と基準電位との間に接続されるトランジスタとを含み、

前記コンデンサは、前記トランジスタの入力電極と前記 基準電位との間に接続され、

前記制御手段は、

前記トランジスタの第2の電極と入力電極との間に接続 される切換素子と、

前記メモリセルからの信号読出し前に前記切換素子を導通させて、前記コンデンサを充電し、読出し後に前記切40 換素子を非導通となるように制御する切換制御手段を含む、請求項7の半導体記憶装置のセンスアンプ回路。

【請求項9】 前記切換制御手段は、前記切換素子を導通させた後、アドレス信号が変化しかつ前記ビット線対が選択されたことに応じて前記切換素子を非導通にする、請求項8の半導体記憶装置のセンスアンプ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体記憶装置のセンスアンプ回路に関し、たとえば、SRAM (スタティッ 50 クRAM) などに用いられ、オフセット電圧あるいはオ

3

フセット電流をキャンセルするような半導体記憶装置の センスアンプ回路に関する。

[0002]

【従来の技術】図20は従来のSRAMの一例を示すブ ロック図である。図20において、アドレスバッファ1 には外部からアドレス信号が与えられ、そのアドレス信 号に応じてXアドレス信号とYアドレス信号とが出力さ れる。Xアドレス信号はロウデコーダ2に与えられ、ロ ウデコーダ2はXアドレス信号に応じて、ワード線WL ダ3に与えられてデコードされ、ビット線対BL1,/ BL1…BLn, /BLnを選択するためのコラム選択 信号CSL1…CSLnが出力される。書込信号/WE はWEバッファ4を介して制御回路5に与えられ、制御 回路5から制御信号めるが出力される。

【0003】各ワード線WL1…WL1nとビット線対 BL1, /BL1…BLn, /BLnの交点には、メモ リセルMC1…MC4が接続される。メモリセルMC1 は2個のトランスファーゲートQ1,Q2と、ドライバ トランジスタQ3、Q4と負荷R1、R2とを含む。ト ランスファーゲートQ1,Q2のそれぞれのゲートはワ ード線WL1に接続され、トランスファーゲートQ1の ドレインはビット線BL1に接続され、トランスファー ゲートQ2のドレインは反転ビット線/BL1に接続さ れる。ドライバトランジスタQ3、Q4と負荷R1、R 2とによって2個のインバータが構成され、これらのイ ンバータがクロスカップリングされ、1個のフリップフ ロップとして機能する。他のメモリセルMC2…MC4 も同様にして構成される。

【0004】ビット線対BL1,/BL1の一端側には pチャネルトランジスタQ5、Q6のドレインが接続さ れ、pチャネルトランジスタQ5,Q6のゲートには制 御回路 5 から制御信号φ₀ が与えられる。 p チャネルト ランジスタQ5、Q6はビット線対BL1、/BL1の 負荷となる。ビット線対BL1、/BL1の他端にはゲ ートトランジスタQ7,Q8のドレインが接続され、ゲ ートトランジスタQ7, Q8のゲートにはコラムデコー ダ3からコラム選択信号CSL1が与えられる。ゲート トランジスタQ7、Q8のソースはデータ出力線を介し てセンスアンプを構成する差動回路6の入力端に接続さ れる。

【0005】差動回路6はビット線対BL1,/BL1 に読出された微弱な電圧差を増幅するものであって、相 補入力、相補出力が取出されるように構成されている。 そして、差動回路6はnチャネルトランジスタQ13~ Q16と定電流源CIとを含む。すなわち、nチャネル トランジスタQ15、Q16の各ゲートにはデータ出力 線が接続され、各ソースには定電流源CIが接続され る。トランジスタQ15のドレインはトランジスタQ1 3のソースとトランジスタQ14のゲートに接続され、

トランジスタQ16のドレインはトランジスタQ13の ゲートとトランジスタQ14のソースに接続される。ト ランジスタQ13とQ14の各ドレインは電源電圧Vc cのラインに接続される。トランジスタQ15,Q16 の各ドレインから出力が取出され、出力アンプ8に与え られ、出力アンプ8から読出データRDが出力される。 なお、図20において書込回路は省略されている。

【0006】次に、図20に示したSRAMの読出動作 について説明する。アドレス信号がアドレスバッファ1 1…WLnを駆動する。Yアドレス信号はコラムデコー 10 に与えられると、Xアドレス信号がロウデコーダ2に与 えられ、たとえばワード線WL1が駆動されて「H」レ ベルになる。また、アドレスバッファ1からYアドレス 信号が出力され、コラムデコーダ3に与えられてデコー ドされ、たとえばコラム選択信号CSL1が「H」レベ ルになると、転送ゲートQ7,Q8が導通し、ビット線 対BL1、/BL1がデータ線に接続される。ワード線 WL1が「H」レベルになっていることによってトラン スファーゲートQ1,Q2が導通し、ドライバトランジ スタQ3,Q4からなるフリップフロップに記憶された 20 データがビット線対BL1, /BL1に読出される。こ のとき、ビット線対BL1, /BL1のうち、メモリセ ルMC1が「L」レベルを記憶しているノードに接続さ れているほうが、(セルによって引抜かれる電流値)× (負荷となるトランジスタQ5,Q6の抵抗値)の電圧 分だけ振幅する。このデータは、転送ゲートQ7、Q8 を介してデータ線に出力され、差動回路6に入力され る。差動回路6はデータの振幅を増幅し、出力アンプ8 を介して外部に出力する。

> 【0007】図20はビット線対BL1,/BL1に読 30 出されたデータの電圧差を増幅する例について説明した が、図21は電流差を増幅する例を示し、図20のトラ ンジスタQ5, Q6, メモリセルMC1, MC2, 差動 回路6に相当するデータ読出経路のみを示したものであ り、その他の回路は省略されている。この図21では、 図20に示した差動回路6に代えて電流転送回路7が設 けられている。電流転送回路7はビット線対BL1,/ BL1に生じた電流の差、すなわちメモリセルMC1… MC2の電流値を小さい遅延時間で出力するものであ り、pチャネルトランジスタQ21~Q24を含む。ト 40 ランジスタQ21, Q22のソースには図示しない転送 ゲートを介してビット線対BL1,/BL1からデータ が与えられる。トランジスタQ21、Q22はそのゲー トとドレインとがクロスカップル接続され、トランジス タQ23,Q24のソースに接続されている。トランジ スタQ23、Q24のゲートは接地され、それぞれのド レインはトランジスタQ25, Q26のそれぞれのゲー トとドレインとに接続され、トランジスタQ25, Q2 6のソースは接地される。

> 【0008】トランジスタQ25,Q26はトランジス 50 夕 Q 2 7 , Q 2 8 とともにカレントミラー回路を構成す

る。トランジスタQ27、Q28のドレインにはトラン ジスタQ29、Q30からなるカレントミラー回路9が 接続されている。そして、トランジスタQ25, Q26 は電流転送回路7から与えられた電流値を、トランジス タQ27, Q28を介してカレントミラー回路9に与え る。そして、トランジスタQ30のソースとトランジス タQ28のドレインとの接続点から出力信号が出力され る。

【0009】図21に示した電流を用いてデータの読出 しを行なう電流センス回路は、図20に示したようにビ ット線対BL1,/BL1のように容量が大きいノード を差動回路6によって振幅させないため、高速読出しが 可能であるという利点がある。

[0010]

【発明が解決しようとする課題】ところで、実際のデバ イスでは、半導体集積回路を構成する素子は製造プロセ スのばらつきなどによって特性がばらついてしまうのが 普通である。つまり、半導体素子の寸法が設定した値と 異なってしまうことで、たとえば抵抗の値やトランジス 夕の駆動能力がずれてしまったり、トランジスタのしき い値電圧などの電気的特性がやはり設定した値から外れ ることが起こり得る。このため、センスアンプ回路にオ フセット電圧値や電流値に相当する大きさを持つ電圧 源、電流源が接続された場合と等価となり、入力信号が 入力されなくても、ある一方方向に偏った出力が得られ てしまう。

【0011】図22は図20に示した差動回路6におい て出力にオフセットを生じることを説明するための図で ある。図20に示した電圧センス方式の場合、差動回路 6をゲートに電流が流れないMOSトランジスタで構成 されたものを考えているので、図22に示すように、理 想的な差動回路6の入力端子の片側にオフセット電圧値 に相当する大きさを持つ電圧源(オフセット電圧源)1 0,11が接続されているのと等価な状態になる。した がって、オフセット電圧と逆の極性の信号に対しては、 このオフセット電圧の分だけ感度が低下していることと 等価となる。これは1個のセンスアンプについて考えて も、センス時間(微弱な信号が増幅されて出力されるま での時間)の増大を招くことがわかる。また、実際のメ め、センスアンプごとにセンス時間がばらついてしま う。その結果、上述の感度不足とばらつきのためのセン スアンプの入力信号の大きさ(具体的にはメモリICの データ線振幅)を必要以上に大きくしなければならなく なり、トータルのメモリの読出し時間を遅くする要因と なっている。

【0012】図23は図21に示した電流転送回路にお いて出力にオフセット電流を生じることを説明するため の図である。図21に示した電流センス方式の回路にお いても上述と同様の原因でオフセット電流が流れる。こ 50 換案子は、コンデンサとビット線対側との間に接続さ

の電流センス方式の回路にオフセット電流が発生した場 合、原則的に電流転送回路7の入力端子の間には電圧差 が発生しないため、図23に示したように理想的な電流 転送回路12の入力端子の間にオフセット電流値に相当 する大きさを持つ電流源(オフセット電流源)13が接 続されているのと等価な状態になる。そして、上述の場 合と同様にして、入力信号が入力されなくても(理想的 な場合にはメモリセルがビット線対から電流を引くこと で、始めてビット線対の電流の差が生じて電流差が転送 10 される。)、ある一方方向に偏った出力が得られてしま う。そして、メモリの読出し時間を遅くする要因となる のも前述と同じである。

【0013】それゆえに、この発明の主たる目的はオフ セットを取除いてメモリセルからの読出し時間の低下を 防止し得る半導体記憶装置のセンスアンプ回路を提供す ることである。

【0014】この発明の他の目的は、電圧をセンスする センスアンプ回路において、オフセット電圧をキャンセ ルできるような半導体記憶装置のセンスアンプ回路を提 20 供することである。

【0015】この発明のさらに他の目的は、電流センス するセンスアンプ回路においてオフセット電流をキャン セルできるような半導体記憶装置のセンスアンプ回路を 提供することである。

[0016]

【課題を解決するための手段】請求項1に係る発明は、 メモリセルからビット線対に読出された電位差を増幅す るための差動回路を含み、差動回路の出力に現れるオフ セット電圧をキャンセルする半導体記憶装置のセンスア 30 ンプ回路であって、差動回路の出力に現れるオフセット 電圧を蓄積するためのコンデンサと、メモリセルからの 信号の読出し前に差動回路の入力を切離し、オフセット 電圧をコンデンサに蓄積し、読出し後に差動回路の入力 を接続し、メモリセルからの入力電圧とコンデンサに蓄 積された電圧とを相殺するように切換制御する切換制御 手段とを備えて構成される。

【0017】請求項2に係る発明では、請求項1の切換 制御手段は、差動回路の入力にメモリセルからの信号が 与えられないように切離す第1の切換素子と、コンデン モリICでは複数個のセンスアンプが用いられているた 40 サにオフセット電圧が与えられるように切換えられる第 2の切換素子と、メモリセルからの信号読出し前に、第 1の切換素子を非導通にして差動回路の入力を切離し、 第2の切換素子を導通させてコンデンサにオフセット電 圧を蓄積し、信号読出し後に第1の切換素子を導通させ かつ第2の切換素子を非導通にして、メモリセルからの 入力電圧とコンデンサに蓄積された電圧を相殺するよう に制御する制御手段とを含む。

> 【0018】請求項3に係る発明では、請求項2のコン デンサは、差動回路の入力端に直列接続され、第1の切

れ、第2の切換素子は、第1の切換素子とコンデンサと の接続点と基準電位との間に接続される第3の切換素子 と、差動回路の入力端と出力端との間に接続される第4 の切換素子を含む。

7

【0019】請求項4に係る発明では、請求項3のコン デンサは、その一端が差動回路の出力端に直列接続さ れ、第1の切換素子は、差動回路の入力端とビット線対 側との間に接続され、第2の切換素子は、差動回路の入 力端と基準電位との間に接続される第5の切換素子と、 コンデンサの他端と基準電位との間に接続される第6の 切換素子とを含む。

【0020】請求項5に係る発明では、請求項1ないし 4の差動回路とコンデンサと切換制御手段が少なくとも 2組設けられ、さらに少なくとも2組の差動回路の出力 を切換えるための出力切換手段を含み、切換制御手段 は、少なくとも2つのコンデンサのいずれか一方にオフ セット電圧を蓄積しているときに、他方の差動回路から 信号が出力されるように出力切換手段を制御する。

【0021】請求項6に係る発明では、請求項1ないし 4の切換制御手段は、コンデンサにオフセット電圧を蓄 積した後、アドレス信号が変化しかつビット線対が選択 されたことに応じて、差動回路にメモリセルからの信号 を与えるように制御する。

【0022】請求項7に係る発明は、メモリセルからビ ット線対に読出された電流差を転送するための電流転送 回路を含み、電流転送回路の出力に現れるオフセット電 流をキャンセルする半導体記憶装置のセンスアンプ回路 であって、電流転送回路の出力端に接続されるダイナミ ックカレントミラー回路と、ダイナミックカレントミラ 一回路に接続されるコンデンサと、メモリセルからの信 号読出し前にオフセット電流に相当する電圧をコンデン サに蓄積し、読出し後にコンデンサの充電電圧を放電さ せて、ダイナミックカレントミラー回路に電流を流し、 電流転送回路の出力に現れるオフセット電流を相殺させ る制御手段を備えて構成される。

【0023】請求項8に係る発明では、請求項7のダイ ナミックカレントミラー回路は、電流転送回路の出力端 に接続されるカレントミラー回路と、その第1の電極と 第2の電極とがカレントミラー回路と基準電位との間に 接続されるトランジスタとを含み、コンデンサは、トラ 40 ト電圧を蓄積しているときに他方の差動回路から信号が ンジスタの入力電極と基準電位との間に接続され、制御 手段は、トランジスタの第2の電極と入力電極との間に 接続される切換素子と、メモリセルからの信号読出し前 に切換素子を導通させて、コンデンサを充電し、読出し 後に切換素子を非導通となるように制御する切換制御手 段を含む。

【0024】請求項9に係る発明では、請求項8の切換 制御手段は、切換索子を導通させた後、アドレス信号が 変化しかつビット線対が選択されたことに応じて切換素 子を非導通にする。

[0025]

【作用】請求項1に係る発明は、メモリセルからの信号 の読出し前に差動回路の入力をビット線対側から切離し て、差動回路の出力に現れるオフセット電圧をコンデン サに蓄積し、読出し後に差動回路の入力を接続し、メモ リセルからの入力電圧とコンデンサに蓄積された電圧と を相殺することにより、オフセット電圧を気にすること なく電圧センスでき、センスアンプに入力される信号の 大きさを必要以上に大きくする必要はなくなり、高速で 10 動作できる。

8

【0026】請求項2に係る発明は、メモリセルからの 信号読出し前に、差動回路の入力に接続されている第1 の切換素子を非導通にして差動回路の入力を切離し、第 2の切換素子を導通させてオフセット電圧をコンデンサ に蓄積し、信号読出し後に第1の切換素子を導通させか つ第2の切換素子を非導通にすることによって、メモリ セルからの入力電圧とコンデンサに蓄積された電圧を相 殺することにより、オフセット電圧をキャンセルする。

【0027】請求項3に係る発明では、差動回路の入力 端にコンデンサを直列接続し、信号読出し前にこのコン デンサとビット線対側との間に接続された第1の切換素 子を非導通にするとともに、第1の切換素子とコンデン サとの接続点と基準電位との間に接続される第3の切換 素子と差動回路の入力端と出力端との間に接続される第 4の切換素子を導通させ、信号読出し後に第1の切換素 子を導通させるとともに第3および第4の切換素子を非 導通にしてオフセット電圧をキャンセルする。

【0028】請求項4に係る発明では、差動回路の出力 端にコンデンサを直列接続し、信号読出し前に差動回路 の入力端とビット線対側との間に接続された第1の切換 素子を非導通にし、かつ差動回路の入力端と基準電位と の間に接続される第5の切換素子と、コンデンサの他端 と基準電位との間に接続される第6の切換素子を導通さ せてコンデンサを充電し、信号読出し後に第1の切換素 子を導通にするとともに第5および第6の切換素子を非 導通にしてオフセット電圧をキャンセルする。

【0029】請求項5に係る発明では、差動回路とコン デンサと切換制御手段を少なくとも2組設け、2組の差 動回路の出力を、いずれか一方のコンデンサにオフセッ 出力されるように切換制御することにより、コンデンサ を再充電するための余計なタイミングを作る必要がな く、より高速な電圧センサが可能となる。

【0030】請求項6に係る発明は、コンデンサにオフ セット電圧を蓄積した後、アドレス信号が変化しかつビ ット線対が選択されたことに応じて差動回路にメモリセ ルからの信号を与えてオフセット電圧をキャンセルす る。

【0031】請求項7に係る発明は、電流センス回路で 50 あって、メモリセルからの信号読出し前にオフセット電

流に相当する電圧をコンデンサに蓄積しておき、読出し 後コンデンサの充電電圧を放電して、ダイナミックカレ ントミラー回路に電流を流し、電流転送回路の出力に現 れるオフセット電流を相殺し、オフセット電流をキャン セルする。

【0032】請求項8に係る発明では、ダイナミックカ レントミラー回路に含まれるカレントミラー回路にトラ ンジスタを接続し、信号読出し前に切換素子を導通させ てトランジスタの第2の電極と入力電極を接続してコン デンサを充電し、信号読出し後は切換素子を非導通にし てコンデンサに充電された電圧に応じた電流をトランジ スタからカレントミラー回路に流し、この電流で電流転 送回路のオフセット電流を相殺する。

【0033】請求項9に係る発明では、アドレス信号が 変化し、かつビット線対が選択されたことに応じて切換 素子を非導通にし、トランジスタからカレントミラー回 路に電流を流してオフセット電流をキャンセルし、電流 をセンスする。

[0034]

【実施例】図1はこの発明の一実施例のブロック図であ る。この実施例では、オフセットキャンセル機能付セン スアンプ14が設けられる。オフセットキャンセル機能 付センスアンプ14は、差動回路6の入力に直列接続さ れるコンデンサC1, C2と、コンデンサC1, C2と データ線との間に接続されるスイッチSW1、SW2 と、コンデンサC1、C2に電荷を蓄えるためのスイッ

チSW3、SW4と、差動回路6の入出力間に接続され るスイッチSW5、SW6とを含む。この実施例におけ るデータの読出動作は、従来例の図20と同じであるた め、以下の説明ではオフセットキャンセル機能付センス アンプ14による差動回路6のオフセットキャンセル動 作について説明する。図2~図4はオフセットキャンセ ル機能付センスアンプの動作を説明するための図であ る。スイッチSW1~SW6が開かれているときには、 図2に示すように、差動回路6の入力側にオフセット電 10 EV_{OS1}, V_{OS2} を有するオフセット電圧源10,11

【0035】このとき、差動回路6の入力端の電圧 V_{i1} , V_{i2} と出力端の電圧 V_{01} , V_{02} は、増幅度をAと すると、次の第(1)式で表わされる。

が接続されているものと等価となる。

[0036]

【数1】

$$(V_{O1} - V_{O2}) = -A(V_{i1} - V_{i2})$$

【0037】オフセット電圧 V_{0S1} , V_{0S2} をコンデン サC1, C2に蓄えるために、スイッチSW1, SW2 - *20* を開き、スイッチSW3~SW6を閉じると、図3に示 す回路となり、コンデンサClの両端電圧はVccー V_{C1} , となり、コンデンサC2の両端電圧は $V_{CC}-V_{C2}$ となる。 $V_{C1}-V_{C2}$ は次の第(2)式で表される。 [0038]

【数2】

$$V_{C1} - V_{C2} = -A(V_{i1} - V_{i2})$$

$$= -A(V_{C1} - V_{OS1} - V_{C2} - V_{OS2})$$

$$= -A\{V_{C1} - V_{C2} - (V_{OS1} + V_{OS2})\}$$

$$\therefore V_{C1} - V_{C2} = \frac{A}{A+1} (V_{OS1} + V_{OS2}) \approx V_{OS1} + V_{OS2}$$

$$\left(\because A >> 1, \ \frac{A}{A+1} \approx 1 \right)$$

【0039】コンデンサC1、C2にオフセット電圧V OS1, VOS2 が蓄えられた状態で、スイッチSW3~S W6を開き、スイッチSW1, SW2を閉じると、図4 に示す状態となり、センス電圧 VINa, VINb が入力さ

れると、差動回路6の出力電圧Voa, Vobの差は第 (3) 式で表される。

[0040]

【数3】

 $V_{Oa} - V_{Ob} = -A[V_{INa} - (V_{CC} - V_{C1}) - V_{OS1}]$

$$-\{V_{INb} - (V_{CC} - V_{C2}) + V_{OS2}\}\}$$

$$= -A[V_{INa} - V_{INb} - V_{CC} + V_{CC} + V_{CC} + V_{C1} - V_{C2} - V_{OS1} - V_{OS2}]$$

$$= -A[V_{INa} - V_{INb} + (V_{C1} - V_{C2}) - (V_{OS1} + V_{OS2})]$$

$$= -A(V_{INa} - V_{INb})$$

$$(\because V_{C1} - V_{C2} \approx V_{OS1} + V_{OS2})$$

【0041】上述の第(3)式から明らかなように、コ ンデンサ C 1、 C 2 に蓄積されたオフセット電圧によっ て差動回路6から出力されるオフセット電圧を相殺でき 50 【0042】したがって、この実施例によれば、センス

るため、差動回路6のオフセットに影響されずに、メモ リセルからのデータをセンスできる。

アンプのオフセットのばらつきを考えなくてもよいの で、センスアンプの入力信号の大きさを、すなわちビッ ト線対BL1, /BL1に現れる電圧の振幅を必要以上 に大きくする必要はなくなり、高速で動作が可能とな る。

【0043】図5はオフセットキャンセル機能付センス アンプ回路の他の例を示す図である。この例は、差動回 路6の相補出力にそれぞれコンデンサC3,C4の一端 を接続し、コンデンサC3,C4の他端と電源電圧Vc cとの間にスイッチSW5,SW6を接続したものであ る。この例では、スイッチSW1,SW2を開き、スイ ッチSW3~SW6と閉じてコンデンサC3,C4にオ フセット電圧を蓄積し、スイッチSW3~SW6の開 き、スイッチSW1,SW2を閉じると、コンデンサC 3, C4に蓄積されたオフセット電圧と差動回路6から 出力されるオフセット電圧を相殺できる。

【0044】図6は図1に示したオフセット電圧キャン セル機能付センスアンプの具体的な電気回路図である。 差動回路6は従来例の図20に示したものと同様にし て、nチャネルトランジスタQ13~Q16を含み、さ らにnチャネルトランジスタQ15とQ16のソースは nチャネルトランジスタQ17のドレインに接続され、 nチャネルトランジスタQ17のソースは接地され、そ のゲートにセンスアンプ駆動信号SAEが与えられる。 スイッチSW1~SW4はそれぞれnチャネルトランジ スタで構成されていて、スイッチSW1、SW2は制御 信号φ」が「H」レベルになると導通し、スイッチSW 3, SW4は制御信号 ϕ_2 が「H」レベルになると導通 する。スイッチSW5、SW6はそれぞれnチャネルト ランジスタとpチャネルトランジスタとそれぞれのドレ インとソース同士が接続されて構成され、nチャネルト ランジスタのゲートには制御信号øgが与えられ、pチ ャネルトランジスタのゲートには制御信号 ø 3 がインバ 一タ14で反転されて与えられる。差動回路6の相補出 力には出力アンプ15が接続される。

【0045】図7および図8は図6に示した制御信号の 1~ Ø3 を発生するための回路図である。

【0046】図7はアドレス信号の変化に応じてATD 信号を発生し、図8はATD信号に応じて制御信号 Ø () レス信号がインバータ21~24で遅延され、nチャネ ルトランジスタQ31とpチャネルトランジスタQ34 のゲートに与えられるとともに、インバータ25で反転 ンジスタQ33の各ゲートに与えられる。nチャネルト ランジスタQ31とpチャネルトランジスタQ33はそ れぞれのドレインとソース、ソースとドレインが接続さ れ、nチャネルトランジスタQ32とpチャネルトラン ジスタQ34はそれぞれのドレインとソース, ソースと

31のドレインにはアドレス信号が与えられ、 nチャネ ルトランジスタQ32のドレインにはアドレス信号がイ ンバータ26で反転されて与えられる。

12

【0047】アドレス信号が「L」レベルのとき、イン バータ24の出力は「L」レベルになり、インバータ2 5の出力は「H」レベルになるため、nチャネルトラン ジスタQ32とpチャネルトランジスタQ34が導通 し、インバータ26で反転された「H」レベルのアドレ ス信号が出力され、インバータ27で反転されて、AT 10 D信号が「L」レベルとなっている。アドレス信号が 「L」レベルから「H」レベルに立上ると、その時点で はインバータ24の出力が「L」レベルであり、インバ ータ25の出力が「H」レベルであるため、nチャネル トランジスタQ32とpチャネルトランジスタQ34は 導通しており、インバータ26で反転された「L」レベ ルのアドレス信号が出力され、さらにインバータ27で 反転されてATD信号が「H」レベルに立上る。

【0048】アドレス信号がインバータ21~24で遅 延され、インバータ24の出力が「H」レベルになり、 *20* インバータ25の出力が「L」レベルになると、nチャ ネルトランジスタQ32とpチャネルトランジスタQ3 4 が非導通となり、nチャネルトランジスタQ31とp チャネルトランジスタQ33が導通し、「H」レベル信 号がインバータ27に出力され、インバータ27の出力 が「L」レベルになって、ATD信号が「L」レベルに 立下る。すなわち、ATD信号は、アドレス信号が 「L」レベルから「H」レベルに立下ると、「H」レベ ルに立下り、インバータ21~24で決まる遅延時間後 に「L」レベルに立下る。

【0049】このATD信号は図8に示すNORゲート 31,32の一方入力端に与えられるとともに、遅延回 路33,34に与えられる。遅延回路33,34の出力 はNORゲート31、32の他方入力端に与えられる。 NORゲート31の出力はインバータ35で反転され、 さらにインバータ37で反転されて制御信号のことして 出力される。なお、センスアンプ駆動信号SAEはコラ ム選択信号と同一のタイミングで与えられる。

【0050】NORゲート32の出力はインバータ36 で反転され、制御信号 Ø」として出力されるとともに、 \sim ϕ $_3$ を発生する。すなわち、図7に示すように、アド $_40$ インバータ36の出力はインバータ38,39で反転さ れて、制御信号 ϕ_2 , ϕ_3 が出力される。

【0051】図9は図6~図8の動作を説明するための タイムチャートである。図9(a)に示すアドレス信号 が「L」レベルから「H」レベルになると、図7に示し たATD発生回路が図9(b)に示すATD信号を発生 する。このATD信号は図8に示したNORゲート3 1,32と遅延回路33,34に与えられる。NORゲ ート31,32の出力は、ATD信号が「H」レベルに 立上ってから、遅延回路33,34で決まる遅延時間だ ドレインが接続されている。nチャネルトランジスタQ 50 けATD信号が遅延されて出力される。センスアンプ駆

動信号 SAEによって図 6 に示した差動回路 6 が駆動される。インバータ 3 5 の出力はインバータ 3 7 で反転され、図 9 (f) に示す制御信号 ϕ_0 が出力され、図 1 に示した n チャネルトランジスタ Q 5 ,Q 6 が導通し、ビット線 B L 1 , $\angle B$ L 1 がプリチャージされる。

13

【0052】NORゲート32の出力はインバータ36で反転され、図9(g)に示す制御信号 ϕ_1 が出力され、さらにインバータ38,39で反転され、図9(h),(i)に示す制御信号 ϕ_2 , ϕ_3 が出力される。メモリセルMC1,MC2からデータが読出される以前は、制御信号 ϕ_1 が「L」になっており、図6に示したスイッチSW1,SW2が開かれている。また、制御信号 ϕ_2 , ϕ_3 が「H」レベルであるため、スイッチSW3~SW6が導通しているため、コンデンサC1,C2に差動回路6のオフセット電圧が蓄えられる。

【0053】アドレス信号が変化してATD信号が立上ると、制御信号 ϕ_1 が「H」レベルになり、制御信号 ϕ_2 , ϕ_3 が「L」レベルになって、スイッチSW3~SW6が非導通になり、スイッチSW1, SW2が導通し、差動回路6の入力がデータ出力線に接続される。そして、差動回路6から図9(j)に示す読出データRDが出力される。

【0054】図10はこの発明の他の実施例を示す回路 図である。この実施例は、電流転送回路にこの発明を適 用したものである。すなわち、図21に示した電流転送 回路7にダイナミックカレントミラー回路41が設けら れ、このダイナミックカレントミラー回路41にオフセ ット電流を蓄積し、電流転送回路7からのオフセット電 流をキャンセルするようにしたものである。すなわち、 図21に示した従来例のnチャネルトランジスタQ27 のドレインはpチャネルトランジスタQ41のドレイン に接続されるとともに、nチャネルトランジスタとpチ ャネルトランジスタを組合わせたスイッチSW7の入力 に接続され、スイッチSW7の出力はpチャネルトラン ジスタQ41のゲートとコンデンサC5の一端に接続さ れる。コンデンサC5の他端とpチャネルトランジスタ Q41のソースは電源電圧Vccのラインに接続され る。nチャネルトランジスタQ28のドレインはpチャ ネルトランジスタQ42のドレインとnチャネルトラン ジスタおよびpチャネルトランジスタを組合わせたスイ ッチSW8の入力に接続される。スイッチSW8の出力 はpチャネルトランジスタQ42のゲートとコンデンサ C6の一端とに接続され、コンデンサC6の他端とpチ ャネルトランジスタQ42のソースには電源電圧Vcc が与えられる。スイッチSW7、SW8を構成するpチ ャネルトランジスタのゲートには制御信号 Ø4 が与えら れ、 n チャネルトランジスタのゲートには制御信号 Ø 4 がインバータ44で反転されて与えられる。

【0055】図11は図10に示したスイッチを切換え 出し時のノードA, Bは高インピーダンスであるため、るための制御信号 ϕ_4 を発生する回路の電気回路図であ 50 ゲインが大きく、この点でも高速な信号読出しが可能と

る。

【0056】図7に示したATD発生回路からATD信号がNORゲート52の一端と遅延回路53とに与えられる。遅延回路53の出力はNORゲート52の他方入力端に与えられる。NORゲート52の出力はインバータ56で反転されて、制御信号 Ø4として出力される。【0057】図12~図14はダイナミックカレントミラー回路41の動作を説明するための図であり、図15は図10の動作を説明するためのタイムチャートである。

14

【0058】次に、図10~図15を参照して、この発 明の他の実施例の動作について説明する。図15(a) に示すようにアドレス信号が変化すると、図15(b) に示すATD信号が発生される。センスアンプ駆動信号 SAEはコラム選択信号CSLと同一タイシングで与え られる。このセンスアンプ駆動信号SAEによって電流 転送回路7が駆動される。ATD信号がNORゲート5 2と遅延回路53とに与えられると、NORゲート52 の出力がインバータ56で反転され、「H」レベルの制 20 御信号 ϕ_4 が出力される。ここで、ATD信号が入力さ れるまでは、制御信号 ø4 は図15 (e) に示すように 「L」レベルとなっている。このため、スイッチSW7 とSW8が導通しており、pチャネルトランジスタQ4 1とQ42のドレインとゲートはそれぞれ接続されるの で、同電位となり、pチャネルトランジスタQ41,Q 42は図12に示すようにMOSダイオードとして動作 している。このため、コンデンサC5,C6にはpチャ ネルトランジスタQ41、Q42のゲート電圧が蓄積さ れる。なお、図12~図14において、説明のためにノ 30 ードB側の電流値がデータ読出し前であっても大きい値 を取っているものと想定し、図12の矢印の数が電流の 大きさをシンボルとして示している。

【0059】ATD信号がNORゲート52と遅延回路53とに入力されると、制御信号 ø4 は図15 (e)に示すように「H」レベルに立上る。このため、スイッチSW7,SW8が非導通になり、pチャネルトランジスタQ41,Q42のそれぞれのゲートとドレインが離されるが、pチャネルトランジスタQ41とQ42はスイッチSW7,SW8が導通していたとき流れていた電流を流し続け、図13に示すように定電流源として動作する。すなわち、ダイナミックカレントミラー回路41は前述の図23に示したように電流転送回路の入力端子の間にオフセット電流値に相当する大きさを持つオフセット電流源13が接続されているのと等価な状態になる。

【0060】この状態でメモリセルからのデータが電流 転送回路7に与えられると、コンデンサC5, C6に記 憶されている電流からの変化分をセンスでき、図14に 示すように、ノードBから電流が取出される。また、取 出し時のノードA, Bは高インピーダンスであるため、 ばるとがままる。この点でも真連な信号詩中」が可能と なる。

【0061】したがって、この実施例においても、電流転送回路7にオフセットキャンセル機能を有するダイナミックカレントミラー回路41を接続したことによって、センスアンプのオフセットを気にせず高速にセンスでき、さらに読出時のノードA, Bは高インピーダンスであるため、ゲインが大きく、高速な信号読出しが可能となる。

15

【0062】図16はこの発明のさらに他の実施例を示 す図である。この実施例は、1つのデータ線に対して2 つのオフセットキャンセル機能付センスアンプを設けた ものである。すなわち、図1に示した実施例では、コン デンサC1, C2にオフセット電圧を蓄積するようにし、 たので、ある一定時間を経過すると、コンデンサC1, C2に蓄積されたオフセット電圧が放電してしまい、情 報が失われてしまう。このため、頃合を見計らってコン デンサ C 1, C 2 を再充電しなければならず、余分なタ イミングを作らなければならず、高速動作について不利 である。そこで、この実施例では、1つのデータ出力線 に複数のオフセットキャンセル機能付センスアンプ14 a, 14bが接続され、これらのオフセットキャンセル 機能付センスアンプ14a,14bを交代で使用し、一 方のセンスアンプが使用中のときに、使用してない他方 のセンスアンプのオフセットをキャンセルすることによ り、キャンセルする時間を稼いでいる。

【0063】オフセットキャンセル機能付センスアンプ14aは、差動回路6aとスイッチSW1a~SW6aとコンデンサC1a, C1bを含み、オフセットキャンセル機能付センスアンプ14bは、差動回路6bとスイッチSW1b~SW6bとコンデンサC2b, C2bを含み、図1の実施例と同様にして接続される。さらに、差動回路6a,6bの相補出力は、それぞれスイッチSW9aとSW10a,SW9bとSW10bに接続され、それぞれのスイッチの出力側に図示しないが図6に示した出力アンプ15が接続される。

【0064】この実施例におけるスイッチSW1a~SW6a,SW1b~SW6bのキーシーケンスは図1と同じであるため省略するが、差動回路6aで信号を読出している間はスイッチSW9aとSW10aを導通させ、スイッチSW9bとSW10bを非導通にし、この間に差動回路6bで信号を読出している間はスイッチSW9bとSW10bを導通させ、スイッチSW9aとSW10aを非導通にして差動回路6aのオフセットをキャンセルすればよい。

【0065】上述のごとく、この実施例によれば、スイッチSW9aとSW10a, SW9bとSW10bを適当なタイミングで切換えれば、特別にオフセットをキャンセルする時間を作らなくても、オフセットをキャンセルでき、図1に示した実施例の効果をすべて含んだま

ま、より高速なセンス回路を得ることができる。

【0066】図17は図16に示した実施例のより具体的な電気回路図である。主な構成は、前述の図6と同様であるので省略するが、図16に示したスイッチSW9a,SW10a,SW9b,SW10bはそれぞれれチャネルトランジスタによって構成されており、スイッチSW9a,SW10aのゲートには制御信号 ϕ_A が与えれ、スイッチSW9bとSW10bのゲートには制御信号 ϕ_B が与えられる。

【0067】図18は制御信号 ϕ_A , ϕ_B を発生する回路の回路図である。図18において、ATD信号はNORゲート61の一方入力端と遅延回路62とに与えられる。遅延回路62の出力はNORゲート61の他方入力端に与えられる。NORゲート61の出力はインバータ63で反転され、ANDゲート64とゲート67の出力からは制御信号 ϕ_A が出力され、ゲート67の出力からは制御信号 ϕ_B が与えられる。これらの制御信号 ϕ_A , ϕ_B はORゲート65に与えられる。ORゲート65の出力はフリップフロップ66に入力され、フリップフロップ66の以出力はANDゲート64の他方入力端とゲート67の他方入力端とに与えられる。

【0068】図19は図17に示した例の動作を説明す るためのタイムチャートである。図19 (a) に示すよ うにアドレス信号が変化すると、図19(b)に示すよ うにATD信号が発生される。フリップフロップ66が リセットされていると、そのQ出力は図19(c)に示 すように「L」レベルになっている。ATD信号が遅延 回路62によって遅延され、NORゲート61の出力か ら「L」レベル信号が出力され、これがインバータ63 で反転されて「H」レベルになる。このため、ゲート6 7の出力から図19 (f) に示すように「H」レベルと なる制御信号 øB が出力される。この制御信号 øB に応 じて、図17のスイッチSW9bとSW10bとが導通 し、差動回路6 bからの信号が読出される。制御信号 Ø B が「H」レベルになるとフリップフロップ66がセッ トされ、そのQ出力が「H」レベルになってANDゲー ト64に与えられる。次に、ATD信号が出力される と、ANDゲート64が開かれているため、このAND 40 ゲート64から制御信号 ØAが出力され、この制御信号 φ_A によってスイッチSW9aとSW10aとが導通 し、差動回路6 aから信号が読出される。なお、制御信 号 $\phi_1 \sim \phi_3$ のタイミングは図9と同じであり、センス アンプ活性化信号SAEA, SAEB はSAEと同じタ イミングである。

[0069]

【発明の効果】請求項1に係る発明によれば、信号の読出し前に差動回路の出力に現れるオフセット電圧をコンデンサに蓄積しておき、信号の読出時に入力信号からオフセット電圧を差し引いて差動回路に入力することによ

り、オフセット電圧をキャンセルすることができ、入力 信号の大きさを必要以上に大きくする必要がなくなり、 高速で動作させることができる。

【0070】請求項5に係る発明では、請求項1のオフセットキャンセル機能付センスアンプをデータ線に対して少なくとも2つ並列に設けて、一方で信号を増幅している間に他方のコンデンサにオフセット電圧を蓄積することによって、コンデンサを再充電するために余計なタイミングを作る必要がなく、より高速なセンス動作を実現できる。

【0071】請求項7に係る発明では、信号読出し前に電流転送回路の出力に生じるオフセット電流に相当する電圧をコンデンサに蓄積し、信号の読出時にコンデンサに蓄積された電圧によって電流源から電流を流し、転送回路の出力に現れるオフセット電流を相殺することによって、オフセット電流をキャンセルでき、高速な信号読出しが可能となる。

【図面の簡単な説明】

【図1】 この発明の一実施例の構成を示す図である。

【図2】 図1に示したオフセットキャンセル機能付センスアンプの動作原理を説明するための図である。

【図3】 オフセットキャンセル機能付センスアンプに おいてコンデンサにオフセット電圧を蓄積する動作を説 明するための図である。

【図4】 オフセットキャンセル機能付センスアンプに おいてオフセット電圧をキャンセルする動作を説明する ための図である。

【図5】 オフセットキャンセル機能付センスアンプの 他の例を示す図である。

【図 6 】 オフセットキャンセル機能付センスアンプの 30 具体的な電気回路図である。

【図7】 ATD信号を発生するための制御回路を示す回路図である。


【図8】 制御信号 $\phi_0 \sim \phi_3$ を発生するための制御回路の回路図である。

【図9】 図6に示したオフセットキャンセル機能付センスアンプの動作を説明するためのタイムチャートである。

【図10】 この発明の他の実施例のオフセットキャンセル機能付電流センス回路の回路図である。

【図11】 図10に示した制御信号 💋 4 を発生するための制御回路の回路図である。

【図4】



【図12】 図10に示したダイナミックカレントミラー回路においてオフセット電流を蓄積する動作を説明するための図である。

18

【図13】 ダイナミックカレントミラー回路が電流源として動作する機能を説明するための図である。

【図14】 ダイナミックカレントミラー回路でオフセット電流をキャンセルする動作を説明するための図である。

【図15】 図10に示したオフセットキャンセル機能 10 付電流センス回路の動作を説明するためのタイムチャー トである。

【図16】 この発明の他の実施例におけるオフセット キャンセル機能付センスアンプを複数設けた例を示す図 である。

【図17】 図16に示した複数のオフセットキャンセル機能付センスアンプの具体的な回路図である。

【図18】 図17に示した制御信号 ϕ_A , ϕ_B を発生するための制御回路を示す回路図である。

【図19】 図17に示した例の動作を説明するための 20 タイムチャートである。

【図20】 従来のSRAMの構成を示す図である。

【図21】 従来の電流センス回路を示す図である。


【図22】 従来のセンスアンプにおけるオフセット電 圧を説明するための図である。


【図23】 従来の電流転送回路においてオフセット電流が生じる動作を説明するための図である。


【符号の説明】


1 アドレスバッファ、2 ロウデコーダ、3 コラムデコーダ、4 WEバッファ、5 制御回路、6 差動30 回路、7 電流転送回路、14,14a,14b オフセットキャンセル機能付センスアンプ、15 出力アンプ、17,17a,17b,21~27,35~39,56 インバータ、31,32,51,61 NORゲート、33,34,53,62 遅延回路、64 AN Dゲート、65 ORゲート、66 フリップフロップ、41 ダイナミックカレントミラー回路、Q1~Q12,Q13~Q17,Q13a~Q17a,Q13b~Q17b,Q21~Q28,Q31~Q34,Q41,Q42 トランジスタ、SW1~SW8 スイッ40 チ、MC1~MC4 メモリセル、C1,C1a,C1b,C2,C2a,C2b,C3,C4,C5,C6 コンデンサ


【図11】




















【図20】

